5月22日，芯片性能提升的一小步往往能帶來產(chǎn)業(yè)發(fā)展的一大步。在人工智能/機(jī)器學(xué)習(xí)(AI/ML)和高帶寬數(shù)據(jù)加速應(yīng)用需求日益增長的今天，Achronix半導(dǎo)體公司推出FPGA系列產(chǎn)品Speedster7t來滿足這一快速增長的市場需求。

Achronix半導(dǎo)體公司是一家私有的、采用無晶圓廠模式的半導(dǎo)體公司，總部位于美國加利福尼亞州圣克拉拉市，同時提供高性能FPGA和嵌入式FPGA(EFPGA)解決方案。Achronix在美國、歐洲和中國都設(shè)有銷售辦公室和代表處，在印度班加羅爾設(shè)有一間研發(fā)和設(shè)計辦公室。

AI/ML的應(yīng)用場景快速發(fā)展演進(jìn)，對芯片的算力、安全性等提出更高要求。據(jù)AchronixSemiconductor總裁兼首席執(zhí)行官RobertBlake介紹，全新Speedster7t系列產(chǎn)品專為機(jī)器學(xué)習(xí)市場和高帶寬網(wǎng)絡(luò)應(yīng)用而進(jìn)行了優(yōu)化，它的創(chuàng)新架構(gòu)和ACE軟件工具為要求更高性能和更短設(shè)計周期的設(shè)計提供了全新范式。同時Speedster7t器件采用臺積電(TSMC)的7nmFinFET工藝制造，專為接收來自多個高速來源的大量數(shù)據(jù)而設(shè)計。

關(guān)于Speedster7t相比之前產(chǎn)品在算力提升方面的情況，RobertBlake向TechWeb介紹，“在SerDes高速接口方面，之前的數(shù)據(jù)速率是10Gbit/s，現(xiàn)在最高可達(dá)112Gbit/s，提升了10倍之多。在計算能力方面，現(xiàn)在的每一個MLP(機(jī)器學(xué)習(xí)處理器)和以前用的每一個DSP相比，算力提升了5倍，另外MLP的尺寸做得更小，如果同時考慮尺寸和算力，總體計算能力也是原來的10倍以上。”

此外，在Speedster7t的AI適用場景方面，RobertBlake則向TechWeb表示“在AI領(lǐng)域中有很多新的算法，以前是CNN(卷積神經(jīng)網(wǎng)絡(luò))做圖像處理，現(xiàn)在有RNN(RecursiveNeuralNetwork，遞歸神經(jīng)網(wǎng)絡(luò))做語音處理，還有Transformer算法等等，所有新的這些算法都沒有傳統(tǒng)的架構(gòu)可以去處理，我們覺得都很適合在FPGA里處理。”

RobertBlake稱：“具體到FPGA在AI領(lǐng)域的應(yīng)用則非常廣泛，包括圖像處理、語音處理、數(shù)據(jù)加速、網(wǎng)絡(luò)加速、加密等等。未來有很多應(yīng)用是要去處理非結(jié)構(gòu)化的文字信息，用GPU、CPU來處理的效率和結(jié)果都不會有FPGA更高效、更準(zhǔn)確。”

據(jù)介紹，Achronix將在第三季度發(fā)布很多高性能應(yīng)用案例，來介紹其如何幫助客戶去提升速度、性能。

具體的，Speedster7tFPGA系列產(chǎn)品是專為高帶寬應(yīng)用進(jìn)行設(shè)計，具有一個革命性的全新二維片上網(wǎng)絡(luò)(2DNoC)，以及一個高密度全新機(jī)器學(xué)習(xí)處理器(MLP)模塊陣列。通過將FPGA的可編程性與ASIC的布線結(jié)構(gòu)和計算引擎完美地結(jié)合在一起，Speedster7t系列產(chǎn)品創(chuàng)造了一類全新的“FPGA+”技術(shù)。

在開發(fā)Speedster7t系列FPGA的產(chǎn)品過程中，Achronix的工程團(tuán)隊完全重新構(gòu)想了整個FPGA架構(gòu)，以平衡片上處理、互連和外部輸入輸出接口(I/O)，以實現(xiàn)數(shù)據(jù)密集型應(yīng)用吞吐量的最大化，這些應(yīng)用場景可見于那些基于邊緣和基于服務(wù)器的AI/ML應(yīng)用、網(wǎng)絡(luò)處理和存儲。

Speedster7tFPGA的核心是其全新機(jī)器學(xué)習(xí)處理器(MLP)中大規(guī)模的可編程計算單元平行陣列，它們可提供業(yè)界最高的、基于FPGA的計算密度。MLP是高度可配置的、計算密集型的單元模塊，可支持4到24位的整點格式和高效的浮點模式，包括對TensorFlow的16位格式的支持，以及可使每個MLP的計算引擎加倍的增壓塊浮點格式的直接支持。

MLP與嵌入式存儲器模塊緊密相鄰，通過消除傳統(tǒng)設(shè)計中與FPGA布線相關(guān)的延遲，來確保以750MHz的最高性能將數(shù)據(jù)傳送到MLP。這種高密度計算和高性能數(shù)據(jù)傳輸?shù)慕Y(jié)合使得處理器邏輯陣列能夠提供基于FPGA的最高可用計算能力以每秒萬億次運(yùn)算數(shù)量為單位(TOPS，Tera-OperationsPerSecond)。

除了算力提升外，存儲器帶寬也得到了擴(kuò)展。Speedster7t器件是唯一支持GDDR6存儲器的FPGA，該類存儲器是具有最高帶寬的外部存儲器件。每個GDDR6存儲控制器都能夠支持512Gbps的帶寬，Speedster7t器件中有多達(dá)8個GDDR6控制器，可以支持4Tbps的GDDR6累加帶寬。

據(jù)介紹，Speedster7tFPGA器件的大小范圍為從363K至2.6M的6輸入查找表(LUT)。支持所有Achronix產(chǎn)品的ACE設(shè)計工具現(xiàn)已可提供，可支持包括SpeedcoreeFPGA和SpeedchipFPGA多晶粒封裝芯片(Chiplet)。第一批用于評估的器件和開發(fā)板將于2019年第四季度提供。

關(guān)鍵詞：